(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年6 月21 日 (21.06.2001)

PCT

(10) 国際公開番号 WO 01/44957 A1

(51) 国際特許分類7:

G06F 13/28, 13/38, H04N 5/91

(74) 代理人: 杉浦正知(SUGIURA, Masatomo); 〒171-0022 東京都豊島区南池袋2丁目49番7号 池袋パークビル7

階 Tokyo (JP).

(21) 国際出願番号:

PCT/JP00/08892

(22) 国際出願日:

2000年12月15日(15.12.2000)

(81) 指定国 (国内): CN, JP, KR, US.

日本語

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

(25) 国際出願の言語:

日本語

(26) 国際公開の営語:

(30) 優先権データ: 特願平11/358634

1999年12月17日(17.12.1999) JE

添付公開書類:

— 国際調査報告書

一 補正書

(71) 出願人 (米国を除く全ての指定国について): ソニー株式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001東京都品川区北品川6丁目7番35号 Tokyo (JP).


2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 森永剛男 (MORI-NAGA, Takeo) [JP/JP]; 〒141-0001 東京都品川区北品 川6丁目7番35号 ソニー株式会社内 Tokyo (JP).

(54) Title: DEVICE AND METHOD FOR PROCESSING INFORMATION AND RECORDED MEDIUM

(54) 発明の名称: 情報処理装置および方法、並びに記録媒体



(57) Abstract: Triggered by an amount of data stored in a FIFO way, a control machine for starting DMA transfer according to the capacity of the FIFO instructs a control machine for preparing DMA transfer to start preparation of a command to carry out DMA transfer. The control machine for preparing DMA transfer issues a prepared command to a control machine for controlling DMA data transfer and the processing is started according to the command. The load of the DMA transfer on a host CPU is lightened.

131...CONTROL MACHINE FOR STARTING DMA TRANSFER ACCORDING TO CAPACITY OF FIFO

132...CONTROL MACHINE FOR PREPARING DMA TRANSFER

133...CONTROL MACHINE FOR CONTROLLING PIO ACCESS
134...CONTROL MACHINE FOR CONTROLLING DMA TRANSFER

135...COMMAND BUFFER

136...LBA DETERMINATION CIRCUIT

(57) 要約:

FIFOに記憶されているデータ量をトリガーとし、FIFOの容量によりDMA転送を開始させる制御マシンは、DMA転送の準備をする制御マシンに、DMA転送のためのコマンドなどの準備を開始させる。DMA転送の準備をする制御マシンは、DMAデータの転送をつかさどる制御マシンに、準備したコマンドを発行し、そのコマンドに従った処理が開始される。DMA転送の際に、ホストCPUの負担が軽減される。

明細書

情報処理装置および方法、並びに記録媒体

技術分野

この発明は情報処理装置および方法、並びに記録媒体に関し、特に 5 、DMA転送を行う際に、ホストCPUの負担を軽減させるのに適し た情報処理装置および方法、並びに記録媒体に関する。

背景技術

近年、デジタル放送が本格的に開始され、各種のデジタル放送受信装置が商品化されている。それらの装置の中には、受信したデジタル 放送番組を記録するためのハードディスクなどの蓄積デバイスを内蔵 したものがある。第1図は、従来技術による、デジタル放送を受信するデジタル放送受信装置に、蓄積デバイスとしてのハードディスクドライブ15を内蔵させたものの構成例を示している。

このデジタル放送受信装置は、図示せぬ放送局からのデジタル放送 番組としてのトランスポートストリームを受信し、そのトランスポートストリームとしての画像や音声を表示等することができる他、そのトランスポートストリームを記録しておき、後で、その記録したトランスポートストリームを再生することもできるようになっている。

即ち、アンテナ11では、デジタル放送波が受信され、その受信信 20 号は、チューナ12に出力される。チューナ12は、アンテナ11からの受信信号の復調等を行い、トランスポートストリームを得て、デスクランプラ13に供給する。デスクランプラ13は、CPU1の制御の下、チューナ12からのトランスポートストリームにかけられているスクランプルを、CPU1から供給される復号キーを用いて解き

25 、ハードディスク制御部14に出力する。

デスクランブラ13が出力するトランスポートストリーム(以下、

適宜、受信トランスポートストリームという)は、ハードディスク制御部14のPID(Packet Identification)パーサ21およびスイッチ31に供給されるようになっている。また、スイッチ31には、受信トランスポートストリームの他、ハードディスクドライブ15から再生されるトランスポートストリームもトランスミッタ26を介して供給されるようになっている。

受信トランスポートストリームを再生する場合には、スイッチ31は、そこに入力される2つのトランスポートストリーム(受信トランスポートストリーム)のうちの、受信トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC(MVLink-IC(MPEG(Moving Picture Experts Group) Link Integrated Circuit))16に出力する。

MVリンクIC16は、出力トランスポートストリームに対して、 IEEE(Institute of Electrical and Electronics Engineers)1 394シリアルバスのレイヤ構造におけるリンク層の処理等を施し、 ファイIC(PHY-IC)17に出力する。あるいは、MVリンクIC16 は、出力トランスポートストリームを、DEMUX(デマルチプレクサ)18に出力する。

20 ここで、ファイIC17は、IEEE1394シリアルバスのレイヤ構造におけるリンク層の処理を行うようになっており、MVリンクIC16から、出力トランスポートストリームを受信した場合には、その出力トランスポートストリームを、IEEE1394シリアルバスを介して、図示せぬIEEE1394機器に、アイソクロナス(Iso chronous)転送する。

DEMUX18は、図示せぬマイクロコンピュータやメモリ等を有



し、MVリンクIC16からの出力トランスポートストリームを構成するトランスポートパケット(以下、適宜、TSパケットという)から、セクションのデータ(PAT(Program Association Table)や、PMT(Program Map Table)、トランスポートストリームのスクランブルをデスクランブルするための復号キー、その他の制御のために用いられる制御データ)が配置されたTSパケットを分離し、さらに、その内容を解析して、必要な制御データを、CPU1に出力する。

ここで、CPU1は、以上のようにして、DEMUX18から供給 されるセクションのデータのうちの復号キーを、デスクランブラ13 に出力し、同じくDEMUX18から供給されるその他のセクション のデータに基づいて、デスクランブラ13を制御する。

DEMUX18は、出カトランスポートストリームから、制御データ(セクションのデータ)が配置されたTSパケットを分離する他、ユーザが図示せぬリモートコマンダ等を操作することによって選択した番組のピデオデータおよびオーディオデータ(以下、適宜、両方含めてAVデータという)が配置されたパケットも分離して、AVデコーダ19に出力する。AVデコーダ19は、DEMUX18からのTSパケットを、MPEG2デコードし、その結果得られるAVデータを、図示せぬモニタに出力する。これにより、モニタでは、デジタル20 衛星放送番組としての画像および音声が出力(表示)される。

一方、受信トランスポートストリームを記録する場合には、スイッチ31は、やはり、そこに入力される2つのトランスポートストリーム(受信トランスポートストリームと、トランスミッタ26から供給されるトランスポートストリーム)のうちの、受信トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC16を経由して、DEMUX18に出力する。

DEMUX18は、上述したように、出カトランスポートストリームから、制御データが配置されたTSパケットを分離し、そのTSパケットに配置された、必要な制御データを分離して、CPU1に出力し、CPU1は、この制御データに基づいて、デスクランプラ13を制御する。これにより、デスクランブラ13では、いま記録の対象となっているTSパケットを含むトランスポートストリームのデスクランブルが行われる。

5

受信トランスポートストリームは、上述したように、PIDパーサ21にも供給され、PIDパーサ21は、そこに供給される受信トランスポートストリームを構成するTSパケットのPIDを参照し、記録の対象となっている番組についてのTSパケットだけをレシーバ22に供給する(残りのTSパケットは廃棄される)。レシーバ22は、サイクルタイマ27が出力するクロックに基づくタイムスタンプを、PIDパーサ21からのTSパケットに付加し、入力FIFO(First In First Out)23に供給する。即ち、サイクルタイマ27は、所定周波数のクロックを、レシーバ22およびトランスミッタ26に出力しており、レシーバ22は、サイクルタイマ27が出力するクロックに同期したタイムスタンプを、PIDパーサ21からのTSパケットに付加して、入力FIFO23は、レシーバ22からのTSパケットを順次記憶し、コントローラ28の

ここで、コントローラ28は、マイクロコンピュータ(マイコン) を内蔵し、入力FIFO23または出力FIFO25における記憶の 25 状態(status)を監視し、それぞれにおけるデータの読み書きを制御す るようになっている。また、コントローラ28は、ハードディスクI

ードディスク I F (Interface) 2 4 に出力する。

制御にしたがって、記憶したTSパケットを、その記憶した順に、ハ

15

F24を制御するようにもなっている。

ハードディスクIF24は、入力FIFO23からTSパケットを 受信すると、そのTSパケットを、ハードディスクドライブ15に出 力する。ハードディスクドライブ15では、ハードディスクコントロ ーラ41において、ハードディスクIF24からのTSパケットが受 信され、ハードディスク42に記録される。

次に、以上のようにして、ハードディスク42に記録されたTSパケットを再生する場合、ハードディスクコントローラ41において、ハードディスク42に記録されたTSパケットのシーケンスとしてのトランスポートストリーム(以下、適宜、再生トランスポートストリームという)が読み出され、ハードディスク制御部14に出力される

ハードディスク制御部14においては、ハードディスクIF24において、再生トランスポートストリームが受信され、出力FIFO25に供給される。出力FIFO25は、ハードディスクIF24からの再生トランスポートストリームを構成するTSパケットを順次記憶し、コントローラ28の制御にしたがって、記憶したTSパケットを、その記憶した順に、トランスミッタ26に出力する。

トランスミッタ26は、サイクルタイマ27から供給されるクロックに同期して、出力FIFO25からのTSパケットのシーケンスとしての再生トランスポートストリームを、スイッチ31に出力する。即ち、PIDパーサ21が出力するTSパケットのシーケンスであるトランスポートストリームを、ハードディスクドライブ15に記録する場合においては、そのトランスポートストリームを構成するTSパケットどうしの時間間隔が損なわれることがある。そこで、トランスミッタ26は、レシーバ22がTSパケットに付加したタイムスタン

プを参照し、TSパケットどうしの時間間隔を元の状態に戻すようなタイミングで、TSパケットを、スイッチ31に出力するようになっている。

ハードディスク42に記録されたTSパケットを再生する場合においては、スイッチ31は、トランスミッタ26が出力する再生トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC16に出力する。以下、この出力トランスポートストリームとしての再生トランスポートストリームは、受信トランスポートストリームを処理する場合と同様にして、ファイIC17を介して、IEEE1394シリアルバス上をアイソクロナス転送され、あるいは、DEMUX18およびデコーダ19を介して、モニタに出力される。

なお、CPU1は、バス3に接続されており、同じくバス3に接続されたシステムメモリ2に記憶されたプログラムを読み出して実行することで、デスクランブラ13の制御その他の各種の処理を行うようになっている。システムメモリ2は、CPU1に各種の処理を行わせるためのプログラムを記憶している。

また、ハードディスク制御部14を構成するホストIF29は、バス3を介して、CPU1と通信するためのインタフェースとして機能20 するようになっている。このホストIF29と、上述のハードディスクIF24との間に設けられた入出力バッファ30は、それらの間でやりとりされるデータを、一時記憶するようになっている。

以上から、CPU1は、バス3、ホストIF29、入出力バッファ 30、およびハードディスクIF24を介して、ハードディスクドラ イブ15にアクセスすることができるようになっており、これにより 、CPU1は、ハードディスクドライブ15に、ファイルとしてのデ

PCT/JP00/08892

ータを記録し、また、ハードディスクドライブ15に記録したファイルとしてのデータを読み出すことができるようになっている。

ところで、上述のハードディスクドライブ15におけるデータの記録の最小単位は、セクタと称される。1セクタは、例えば512バイ5 トからなる。さらに、このハードディスクドライブ15は、データにアクセスする際に、ハードディスクドライブ15のアクセスする場所を最小記録単位であるセクタアドレスで指定するように、インターフェイスや使用方法が仕様で統一化されている。ハードディスクドライブ15は、データにアクセスされる際に、セクタアドレスで指定されなければ、コマンドとして受け付けないような構成となっている。

この最小単位のアドレスがLBA(Logical Block Address)と称される、論理的な通し番号で表される。ハードディスクドライブ15にアクセスするコマンドとしては、DMAコントローラによりデータ転送が制御されるDMA(Direct Memory Access)と、CPUによりデータ転送が制御されるPIO(Programmed I/0)とがある。何方の場合でも、アドレス指定にはLBAを用いる必要がある。

上述した従来のデジタル映像放送受信装置においては、トランスポートストリームのようなAV(Audio Visual)ストリームを、DMAによって内蔵しているハードディスクに記録、または、ハードディスクから読み出し再生する場合、ホストCPU(Central Processing Unit)が、ハードディスクへのコマンドの発行、LBAのプロック転送毎の設定、転送開始タイミングの設定などを行う必要がある。そのような処理は、ホストCPUにとって負担となり、パフォーマンスが出せないという問題点があった。

25 そのため、例えば、AVストリームの記録処理を行っている際、そのストリームを連続して記録することができない可能性があるという

問題点があった。

発明の開示

この発明は、このような状況に鑑みてなされたものであり、DMA 転送用のレジスタ、LBAを自動設定できる機能を備えることにより、従来ホストCPUで処理していたコマンドの発行、LBAの設定及び転送開始タイミングの設定をDMA側で行い、上述のような、ホストCPUにかかる負担を軽減することを目的とする。

この発明は、上述した課題を解決するために、所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、受信手段 により受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出手段と、抽出手段により抽出されたパケットを記憶する記憶手段と、DMA転送を指示するコマンドを生成するためのコマンドバッファと、コマンドバッファにおいて生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、

15 記録装置に対してDMA転送する転送手段とを有することを特徴とする情報処理装置である。

また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、受信手段により受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する 20 抽出手段と、抽出手段により抽出されたパケットを記憶する記憶手段と、DMA転送用のアドレス情報を設定するためのコマンドバッファと、設定されたアドレス情報を記憶手段から読み出されたパケットの所定データ量(プロック)ごとに付加する付加手段とを有することを特徴とする情報処理装置である。

25 また、この発明は、ハードディスクドライブを内蔵するデジタル放 送受信装置において、所定のフォーマットのパケットで構成されるス

トリームを受信する受信手段と、受信手段により受信されたストリームを構成するパケットから、ハードディスクドライブに記録するパケットを抽出する抽出手段と、抽出手段により抽出されたパケットを記憶する記憶手段と、DMA転送を指示するコマンドを生成するためのコマンドバッファと、コマンドバッファにおいて生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、ハードディスクドライブに対してDMA転送する転送手段とを有することを特徴とするデジタル放送受信装置である。

また、この発明は、ハードディスクドライブを内蔵するデジタル放送受信装置において、所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、受信手段により受信されたストリームを構成するパケットから、ハードディスクドライブに記録するパケットを抽出する抽出手段と、抽出手段により抽出されたパケットを記憶する記憶手段と、DMA転送用のアドレス情報を設定するためのコマンドバッファと、設定されたアドレス情報を記憶手段から読み出されたパケットの所定データ量(ブロック)ごとに付加する付加手段とを有することを特徴とするデジタル放送受信装置である。

また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、受信ステップにより受信された ストリームを構成するパケットから、記録装置に記録するパケットを 抽出する抽出ステップと、抽出手段により抽出されたパケットを記憶 する記憶ステップと、コマンドバッファによってDMA転送を指示す るコマンドを生成する生成ステップと、生成ステップにおいて生成されたコマンドに従って、パケットを所定のデータ量のブロックとして 、記録装置に対してDMA転送する転送ステップとを有することを特 徴とする情報処理方法である。

また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、受信ステップにより受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、抽出ステップにより抽出されたパケットを記憶する記憶ステップと、コマンドバッファによってDMA転送用のアドレス情報を設定する設定ステップと、設定されたアドレス情報を記憶手段から読み出されたパケットの所定データ量(ブロック)ごとに付加する付加ステップとを有することを特徴とする情報処理方法である。

- 10 また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、受信ステップにより受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、抽出手段により抽出されたパケットを記憶する記憶ステップと、コマンドバッファによってDMA転送を指示するコマンドを生成する生成ステップと、生成ステップにおいて生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送する転送ステップとを含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体である。
- また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、受信ステップにより受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、抽出ステップにより抽出されたパケットを記憶する記憶ステップと、コマンドバッファによってDMA転送用のアドレス情報を設定する設定ステップと、設定されたアドレス情報を記憶手段から読み出されたパケットの所定データ量(ブロック)ごと

図面の簡単な説明



に付加する付加ステップとを含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体である。

上述したように、この発明は、所定のフォーマットのパケットで構成されるストリームを受信し、受信されたストリームを構成するパケットから抽出された、記録装置に記録するパケットが記憶され、コマンドバッファにおいて生成されたDMA転送を指示するコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送するようにしているため、ホストCPUにかかる負担が軽減される。

また、この発明は、所定のフォーマットのパケットで構成されるストリームを受信し、受信されたストリームを構成するパケットから抽出された、記録装置に記録するパケットを記憶手段に記憶し、コマンドバッファにより設定されたDMA転送用のアドレス情報を記憶手段から読み出されたパケットの所定データ量(ブロック)ごとに付加するようにしているため、ホストCPUにかかる負担が軽減される。

第1図は、ハードディスクドライブを内蔵させたデジタル衛星放送 受信装置の構成例を示すブロック図、第2図は、本発明を適用したデ ジタル衛星放送受信装置の一実施の形態の構成例を示すブロック図、

第3図は、第2図のハードディスク制御部の構成例を示すブロック図、第4図は、第3図のDMAコントローラの構成を示すブロック図、第5図は、第4図のコマンドセルの構成を示すブロック図、第6図は、第5図のLBA決定部の構成を示すブロック図、第7図は、DMAコントローラの機能ブロック図、第8図は、DMAコントローラの書
 25 き込み動作を説明するフローチャート、第9図は、DMAコントローラの読み出し動作を説明するフローチャート、第10図は、読み出し

のタイミングについて説明する図、第11図は、DMAコントローラのDMA転送の際に行われる動作を説明するフローチャート、第12図は、レジスタについて説明する図、第13図は、レジスタについて説明する図、第14図は、媒体を説明する図である。

5 発明を実施するための最良の形態

第2図は、本発明が適用されたデジタル衛星放送受信装置の一実施 形態の構成を示している。なお、図中、上述した第1図と対応する部 分については、同一の符号を付してあり、以下では、その説明は、適 宜省略する。即ち、第2図のデジタル衛星放送受信装置は、第1図に 10 示されるハードディスク制御部14に替えて、ハードディスク制御部 50が設けられている他は、第1図のデジタル衛星放送受信装置と同 様に構成されている。

第3図は、第2図のハードディスク制御部50の構成例を示している。なお、図中、第1図のハードディスク制御部14における場合と 対応する部分については、同一の符号を付してあり、以下では、その 説明は、適宜省略する。

デスクランプラ13からの受信トランスポートストリームは、スイッチ31および入力PIDパーサ51に供給されるようになっている。入力PIDパーサ51は、デスクランプラ13からの受信トランス20 ポートストリームを構成するTSパケットから、記録のみをすべきであるTSパケット(以下、適宜、記録用パケットという)、記録すると共に、制御に用いるTSパケット(以下、適宜、記録/制御用パケットという)、制御にのみ用いるTSパケット(以下、適宜、制御用パケットという)、および廃棄すべきTSパケット(以下、適宜、廃棄用パケットという)を抽出し、記録用パケットおよび記録/制御用パケットをタイムスタンプ付加部56に出力すると共に、制御用パケ



ットをMUX53に出力するようになっている。さらに、入力PID パーサ51は、廃棄用パケットを廃棄するようになっている。

出力PIDパーサ52は、タイムスタンプ検出部54が出力する、ハードディスクドライブ15から再生された再生トランスポートスト5 リームを受信し、その再生トランスポートストリームを構成するTSパケットから、再生すべきTSパケット(以下、適宜、再生用パケットという)と、廃棄すべきTSパケット(廃棄用パケット)とを抽出するようになっている。さらに、出力PIDパーサ52は、再生用TSパケットを、MUX53に出力するとともに、廃棄用パケットを廃

また、出力PIDパーサ52は、MUX53と通信することにより、入力PIDパーサ51がMUX53に出力するTSパケットとPIDが等しい再生用TSパケットを検出し、その再生用TSパケットのPIDを、異なるPIDに変更するようにもなっている。MUX53は、入力PIDパーサ51が出力するTSパケットと、出力PIDパーサ52が出力するTSパケットとを多重化し、スイッチ31に出力するようになっている。

タイムスタンプ付加部56および入力タイマー57は、第1図のサイクルタイマ27およびレシーバ22と同様の処理、即ち、タイムス20 タンプ付加部56は、入力タイマー57が出力するクロックに基づくタイムスタンプを入力されたTSパケットに付加する。タイムスタンプ付加部56によりタイムスタンプが付加されたTSパケットは、アーピター58に入力される。アーピター58に入力されるアービター58に入力されたTSパケットは、SDRAMコントローラ59は、FIFOコントローラ63の指示により、SDRAM60の入力FIFO

WO 01/44957 PCT/JP00/08892

61と出力FIFO62のパケットの書き込み、および読み出しを制御する。

スカFIFO61に記憶されたTSパケットは、SDRAMコントローラ59の制御の下で読み出され、アービター58を介してインデックス付加部64は、ハードディスクのアドレスを示すLBAとその他の制御のために有効な情報をインデックスとして付加し、セレクタ67に出力する。セレクタ67には、バスインタフェース29を介して入力されたデータや、DMAコントローラ68からのコマンドなども入力される。セレクタ67は、入力されたTSパケット、データ、コマンドなどを選択し、所定の装置に出力する。例えば、インデックス付加部64から出力され、セレクタ67に入力されたTSパケットは、ハードディスクIF24に出力され、さらに、ハードディスクドライブ15に出力され、記録される。

15 このようにしてハードディスクドライブ15に記録されTSパケットを再生する場合、ハードディスクコントローラ41において、ハードディスク42に記録されたTSパケットのシーケンスとしての再生トランスポートストリームが読み出され、ハードディスク制御部50に出力される。ハードディスク制御部50に、ハードディスクIF2 4を介して入力された再生トランスポートストリームは、セレクタ67を介してインデックス検出部66に出力される。

インデックス検出部66は、入力された再生トランスポートストリームから、インデックス付加部64において付加されたインデックスを検出する。検出されたインデックスは、DMAコントローラ68内のレジスタに記憶され、DMAコントローラ68は、その記憶されたインデックスをもとに、DMAコントローラ68を制御することも可

25



能である。

インデックス検出部66によりインデックスが検出され、インデックスが取り除かれた再生トランスポートストリームは、アーピター58、SDRAMコントローラ59を介して、SDRAM60の出力F5 IFO62に、一旦記憶される。出力FIFO62に記憶された再生トランスポートストリームは、SDRAMコントローラ59の制御の下、アーピター58に読み出され、さらに、タイムスタンプ検出部54に出力される。タイムスタンプ検出部54に出力される。タイムスタンプ検出部54に入力された再生トランスポートストリームは、タイムスタンプが検出され、そのタイムスタンプに従って、出力PIDパーサ52に出力される。さらに、上述したような処理が、MUX53およびスイッチ31により行われることにより、MVLink-IC16に出力される。

なお、CRC69は、ハードディスク15とやりとりされるデータについて、CRC(Cyclic Redundancy Check)を用いてデータのチェ15ックを行う。

第4図は、DMAコントローラ68の内部構成を示す図である。バスインタフェース29とは、DMAコントローラ68内の内部バス81が接続されている。内部バス81には、コマンドセル82、コマンドセル82を制御するコマンドアーピター83、ホストCPUであるCPU1を介してデータを授受する際の動作を制御するPIO(Programmed I/0)ステートマシーン84、およびDMA転送する際のデータをバッファリングするホストデータDMAバッファ85が接続さている。

DMAステートマシーン86は、コマンドセル82と連携し、DM 25 A転送を実行するためのレジスタやコマンドの準備を行う。 I DE(I ntelligent Drive Electronics)ステートマシーン87は、 I DEド

ライブにより接続されるハードディスクドライブ15の制御を行うものである。PIOステートマシーン84、DMAステートマシーン86、およびIDEステートマシーン87は、互いにコントロール線が張られており、それぞれのステートマシーンが、状況に応じた制御を行えるようになっている。

PIOステートマシーン84と、DMAステートマシーン86から出力された信号は、セレクタ88に供給され、どちらか一方の信号が、論理積回路89に供給される。論理積回路89には、IDEステートマシーン87からの信号も供給され、それらの供給された信号から 10 論理積がとられ、その結果が、内部バス91に出力される。内部バス91には、IDEステートマシーン87からのコントロール線も張られており、IDEのコントロール信号も供給される。

さらに、内部バス91には、セレクタ90からの信号も供給される。セレクタ90は、PIOステートマシーン84からのデータ、DMAステートマシーン86からのデータ、または、FIFOコントローラ63からのデータの内、1つを選択し、内部バス91に出力する。

第5図は、コマンドセル82の内部構成を示す図である。内部バス

101には、ホストコマンドバッファ102とホストデータコマンドバッファ103が接続されている。詳細は後述するが、ホストコマンドバッファ102とLBA決定部104から出力されるデータから、後段のネクストコマンドバッファ105に記憶されるデータが生成される。ネクストコマンドバッファ105に記憶されたデータは、新たなデータが入力されると、記憶されていたデータをカレントコマンドバッファ106に出力し、記憶させる。同様に、カレントコマンドバッファ106に新たなデータ入力されると、記憶されていたデータは、プレビアスコマンドバッファ107に出力され、記憶される。

コマンドセル82は、PIOアクセスにてDMA転送を初期化するためのホストコマンドバッファ102をもち、カレントのDMA転送が終了する毎に、コマンドバッファの内容を移行するFIFO的な役割を持っている。なお、各コマンドバッファは、書き込み用と読み出し用、それぞれ用意する必要があるが、第5図においては、1つしか書き表していない。このFIFO的な構成のコマンドバッファにより、ネクスト、カレント、プレビアスのLBAをインデックスとして1クラスタ毎の付加が可能となる。

カレントLBAは、その時点で処理されているプロックが記録され
10 る先頭のLBAを示し、プレビアスのLBAは、プロックNの直前に
位置するプロックの先頭のLBAを示し、ネクストLBAは、プロックNの直後に位置するプロックの先頭のLBAを示す。

ネクストコマンドバッファ105、カレントコマンドバッファ10 6、および、プレビアスコマンドバッファ107に記憶されたデータ 15 は、それぞれ、セレクタ108に供給される。セレクタ108には、 ホストデータコマンドバッファ103からのデータも供給され、それ らの供給されたデータの内から、1つを選択し、DMAステートマシ ーン86へ出力する。この選択されたデータはハードディスクのDM A転送を起動するために必要なLBA、セクターサイズなどで構成さ れており、これらの情報をDMAステートマシーン86、IDEステ ートマシーン87に供給することによりハードディスクの制御が可能 となる。

第6図は、LBA決定部104の内部構成を示す図である。LBA 決定部104は、カウントアップ部121、LBA比較用レジスタ1 22、および比較部123から構成されている。

ここで、上述したような構成をもつDMAコントローラ68を、機

WO 01/44957 PCT/JP00/08892

能的なブロックで表すと、第7図のようになる。FIF〇の容量によりDMA転送を開始させる制御マシン131は、主に、FIF〇コントローラ63とコマンドアービター83から構成される。DMA転送の準備をする制御マシン132は、主に、コマンドセル82やDMAステートマシーン86から構成される。PIOアクセスをつかさどる制御マシン133は、PIOステートマシーン84である。DMA転送をつかさどる制御マシン134は、主に、IDEステートマシーン87から構成され、コマンドバッファ135は、主に、コマンドセル82から構成される。LBA決定回路136は、LBA決定部104である。

5

10

1.5

次に、第8図のフローチャートを参照して、FIFOの容量により DMA転送を開始させる制御マシン131の動作について説明する。 DMA転送は、128kバイト単位で行われるとし、この128kバイト単位を1クラスタと定義する。勿論、1クラスタを128kバイト以下で定義しても良い。

ハードディスクドライブ15に受信したトランスポートストリームの書き込みを行う場合、ステップS1において、コマンドアービター83は、FIFOコントローラ63を介して、入力FIFO61の所定値以上の容量に、トランスポートストリームが記憶されているか否かを判断する。所定値とは、例えば、入力FIFO61の80%の容量であり、ステップS1においては、80%以上の容量に、既にトランスポートストリームのデータが書き込まれた状態であるか否かが判断される。

ステップS1において、入力FIFO61の、所定容量以上に、ト 25 ランスポートストリームが記憶されていると判断された場合、ステップS2に進む。ステップS2において、DMA転送開始の指示が、D

MA転送の準備をする制御マシン132に対して出される。また、LBA決定回路136に対して、スタートLBAが供給される。その結果、ステップS3において、DMA転送の準備をする制御マシン132が、ストリームのリード、ライト及びホストデータアクセスの3つの要求のうち、どの要求を許可するか判断を行う。

ステップS4において、ストリームのライトが許可されると、ステップS5に進み、終了ステータスが発行されたか否かが判断される。 終了ステータスは、DMA転送の準備をする制御マシン132により 発行される。終了ステータスが発行されたと判断されるまで、ステップS5の処理は繰り返され、終了ステータスが発行されたと判断されると、ステップS6に進み、LBAの更新の指示がLBA決定部104に出される。

LBAの更新は、LBA決定部104(LBA決定回路136)により行われる。カウントアップ部121は、スタートLBAが入力されることにより、カウントアップを開始する。カウントアップ部121は、1クラスタ分の転送が終了するたびに、カウントアップし、1クラスタ分のLBAを設定する。LBA比較用レジスタ122は、比較するLBA、その次のLBAとフラグをセットし、フラグが有効である場合に、比較するLBAを次のLBAに置き換えることにより、

20 自動的にセットされる値を変更することが可能であるようにされている。このような機能を設け、トランスポートストリームの記憶領域の最大LBAを、このレジスタにセットしておくことにより、自動的に、記憶容量の開始LBAに戻すことが可能となる。

このようにして更新されるLBAは、DMAステートマシーン86 25 のみならずインデックス付加部64にも供給され、処理対象となって いるトランスポートストリームがハードディスクドライブ15に記憶 される際に付加される。第8図に示したフローチャートの処理は、受信されたトランスポートストリームがハードディスクドライブ15に記憶されるときに繰り返し行われる。

第9図は、ハードディスクドライブ15に記憶されているトランスポートストリームを読み出す際の処理について説明するフローチャートである。基本的に、第9図は、第8図におけるステップS4のストリームのライト許可がストリームのリード許可の処理であるステップS4'に変更されている以外は、第8図のフローチャートを参照して説明した書き込みの際の処理と同様であるので、その説明は省略する。ただし、ステップS1の処理は、出力FIFO62に記憶されているトランスポートストリームのデータ量が、例えば、所定値として20%以下になったか否かが判断される。所定値以下になったと判断された場合、ステップS2以降の処理に移る。

ここで、ハードディスクドライブ15から読み出されるトランスポートストリームのデータについて、第10図を参照して説明する。所定のデータに対して、次に読み出すLBAを、既に読み出されたブロックのインデックス情報内にあるネクストLBAの値から読み込みをセットする方法も可能である。また、LBAの自動更新によりセットすることも可能であり、そのような方法の場合、割り込みをインデックス情報の読み込み完了時点でCPU1に通知することにより、第10図に示したタイミングでネクストLBAのダイナミックな変更が可能となる。

第10図において、aはハードディスクドライブ15から読み出されたインデックス内のLBAリンクリストが実際に再生ネクストLBAレジスタ(不図示)にロードされるタイミングである。そのタイミングにて、割り込みを通知することにより、ホストはbにてネクスト

20

LBA、または、カレントLBAの読み出しを行う。また、ダイナミ ックに、次に読み出すクラスタのLBAを変更し、飛ばし再生を行い たい場合には、cにて書き込みを行う。dは、出力FIFO62から の、容量の半分ほどを記録されたこと示すデータを参照してDMAコ ントローラ68がハードディスクドライブ15に自動的にコマンドを 発行するタイミングである。

一方、書き込みまたは読み出し用のDMAコマンドバッファにCP U1がLBAを設定し、DMAをコントロールすることも可能である 。このような場合、各コマンドセットレジスタに値を設定後、コント ロールレジスタの各コマンドExecビットに1を設定することによ 10 りコマンドが実行される。また、このとき、設定によりFIFOフラ グのトリガにより、上述したようにハードディスクドライブ15との DMA転送をCPU1の制御によらずに自動的に行うことも可能であ る。このようなときは、コントロールレジスタの各Validビット が1の時に、コマンドバッファの内容に従って、交互に実行される。

再生時に、データが出力FIFO62に入力されてから何らかの原 因により、1クラスタのデータの全てが読み出される前に終了されて しまった場合、出力FIFO62のカレントアドレスポインタを戻し 、結果的に廃棄することができる。これにより、エラーが発生した場 合でも、CPU1を介在することなくAVストリームの再生正常状態 に復帰させることが可能となる。

次に、第11図のフローチャートを参照して、DMA転送の準備を する制御マシン132と、DMA転送の準備をする制御マシン132 にコマンドを供給するコマンドバッファ135の動作について説明す る。FIFOの容量によりDMA転送を開始させる制御マシン131 からの開始の指示により、ステップS21において、ステータスが読 WO 01/44957 PCT/JP00/08892

み出される。ステップS22において、読み出されたステータスを基に、アクセス可能であるか否かが判断される。アクセス可能であると判断されるまで、ステップS22の処理が繰り返され、アクセス可能であると判断されると、ステップS23に進む。

- 5 ステップS23において、デバイス/ヘッド・レジスタが書き込まれる。ここで、レジスタについて説明する。第12図Aは、IDEのレジスタの仕様で、レジスタの一覧を示す図である。第12図A内のコントロール・ブロック・レジスタのうち、デバイス・コントローラは、第12図Bに示すようなレジスタである。
- 第12図A内のコマンド・ブロック・レジスタのうち、データは、 第12図Cに示すようなレジスタであり、セクタ・ナンバは、第12 図Dに示すようなレジスタである。さらに、第12図A内のコマンド・ブロック・レジスタのうち、シリンダ・ローとシリンダ・ハイは、 第13図Aに示すようなレジスタであり、デバイス/ヘッドは、第1 3図Bに示すようなレジスタであり、セクタ・カウンタは、第13図 Cに示すようなレジスタであり、代替ステータス、ステータスは、第 13図Dに示すようなレジスタである。

上述したようなレジスタがあり、そのうち、ステップS23においては、デバイス/ヘッド・レジスタが書き込まれる。ステップS24 20 において、ステータスが読み出され、ステップS25において、読み出したステータスの結果、ビジーな状態であるか否かが判断される。ビジーな状態ではないと判断されるまで、ステップS25の処理が繰り返され、ビジーな状態ではないと判断された場合、ステップS26 に進む。

25 ステップS 2 6 において、シリンダ・ロー・レジスタの書き込みが 行われ、ステップS 2 7 において、シリンダ・ハイ・レジスタの書き



込みが行われる。ステップS28において、セクタ・ナンバ・レジスタの書き込みが行われ、ステップS29において、セクタ・カウント・レジスタの書き込みが行われる。このようにして、書き込みが順次行われた各レジスタは、ステップS30において、DMAライト、または、DMAリードのコマンドとして書き込まれる。

DMAライト、またはDMAリードのコマンドを、DMA転送の準備をする制御マシン132は、ステップS31において、DMA転送をつかさどる制御マシン134に発行し、DMA転送をつかさどる制御マシン134は、受信したコマンドに従って、DMA転送を開始する。ステップS32において、DMA転送の準備をする制御マシン132は、終了ステータスであるか否かを判断し、終了ステータスであると判断された場合、ステップS33に進む。

ステップS33において、DMA転送の準備をする制御マシン132は、終了ステータスを受け、FIFOの容量によりDMA転送を開始させる制御マシン131に対して、DMA転送の終了を知らせるデータを出力する。第11図に示したフローチャートの処理は、DMA転送が開始される毎に、繰り返し行われる。

このように、DMA転送用のコマンドバッファを備え、LBAを更新する機能を備えることにより、ホストCPUの負担を軽減させるこ20 とが可能となる。また、AVストリームが欠落することなく、録画、再生が可能となる。

上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を

WO 01/44957 PCT/JP00/08892

実行することが可能な、例えば汎用のパーソナルコンピュータなどに 、記録媒体からインストールされる。

この記録媒体は、第14図に示すように、デジタル衛星放送受信装置にドライブ140を設け、そのデジタル衛星放送受信装置とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク151(フロッピディスクを含む)、光ディスク152(CD-ROM(Compact Disk-Read Only Memory)、DVD(Digital Versatile Disk)を含む)、光磁気ディスク153(MD(Mini-Disk)を含む)、若しくは半導体メモリ154などよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記憶されているROMやハードディスク15などでも良い。

なお、本明細書において、媒体により提供されるプログラムを記述するステップは、記載された順序に従って、時系列的に行われる処理 は勿論、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

本発明のデジタル放送受信装置によれば、受信されたAVストリームをDMA転送して記録再生する際に、DMA転送用のコマンドバッファを設けて、転送用のコマンドを生成、LBAを自動的に設定し、

20 従来ホストCPUで処理していたコマンドの発行、LBAの設定及び 転送開始タイミングの設定をDMA側で行うことにより、ホストCP Uにかかる負担を軽減することができる。



請求の範囲

1. 所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、

前記受信手段により受信された前記ストリームを構成するパケット 5 から、記録装置に記録するパケットを抽出する抽出手段と、

前記抽出手段により抽出された前記パケットを記憶する記憶手段と

DMA転送を指示するコマンドを生成するためのコマンドバッファ と、

10 前記コマンドバッファにおいて生成された前記コマンドに従って、 前記パケットを所定のデータ量のブロックとして、前記記録装置に対 してDMA転送する転送手段と

を有することを特徴とする情報処理装置。

- 2. 前記DMA転送を指示するコマンドは、前記記憶手段により記憶 15 された前記パケットのデータ量が、所定の容量に達した場合に生成さ れることを特徴とする請求の範囲第1項に記載の情報処理装置。
 - 3. 前記記憶手段は入力FIFOおよび出力FIFOから構成される ことを特徴とする請求の範囲第1項に記載の情報処理装置。
- 4. 前記DMA転送を指示するコマンドは、前記入力FIFOにおい 20 て記憶された前記パケットのデータ量が、所定の容量以上の場合に生 成されることを特徴とする請求の範囲第3項に記載の情報処理装置。
 - 5. 前記DMA転送を指示するコマンドは、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合に生成されることを特徴とする請求の範囲第3項に記載の情報処理装置。
- 25 6. 前記情報処理装置は、さらに直前のプロックが記録されている前 記記録装置内のアドレス、現在のプロックが記録される前記記録装置

内のアドレス、または、直後のブロックが記録される前記記録装置内のアドレスのうち、少なくとも1つを含むアドレス情報を、前記パケットに付加する付加手段を有することを特徴とする請求の範囲第1項に記載の情報処理装置。

- 5 7. 前記記録装置は、前記情報処理装置に内蔵されたハードディスクドライブであることを特徴とする請求の範囲第1項に記載の情報処理 装置。
 - 8. 所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、
- 10 前記受信手段により受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出手段と、

前記抽出手段により抽出された前記パケットを記憶する記憶手段と

DMA転送用のアドレス情報を設定するためのコマンドバッファと
15 、

前記設定されたアドレス情報を前記記憶手段から読み出されたパケットの所定データ量 (ブロック) ごとに付加する付加手段と を有することを特徴とする情報処理装置。

- 9. 前記付加手段は、直前のブロックが記録されている前記記録装置 20 内のアドレス、現在のブロックが記録される前記記録装置内のアドレス、または、直後のブロックが記録される前記記録装置内のアドレス のうち、少なくとも1つを含むアドレス情報を、前記ブロックに付加 することを特徴とする請求の範囲第8項に記載の情報処理装置。
- 10. 前記情報処理装置は、さらに前記設定されたDMA転送用のア 25 ドレス情報を更新する更新手段を有することを特徴とする請求の範囲 第8項に記載の情報処理装置。

- 11. 前記更新手段は、前記アドレス情報を自動設定するための内部カウンタを有することを特徴とする請求の範囲第10項に記載の情報処理装置。
- 12. 前記アドレス情報は、1ブロックのDMA転送が終了するごと に前記内部カウンタがカウントアップされ1ブロック分のアドレス情 報が設定されることを特徴とする請求の範囲第11項に記載の情報処 理装置。
- 13. 前記更新手段は、前記記憶手段により記憶された前記パケットのデータ量が、所定の容量に達した場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第10項に記載の情報処理装置。
 - 14. 前記記憶手段は入力FIF〇および出力FIFOから構成されることを特徴とする請求の範囲第8項に記載の情報処理装置。
- 15. 前記情報処理装置は、さらに前記設定されたDMA転送用のア 15 ドレス情報を更新する更新手段を有することを特徴とする請求の範囲 第14項に記載の情報処理装置。
 - 16. 前記更新手段は、前記入力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以上の場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第15項に記載の情報処理装置。
 - 17. 前記更新手段は、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第15項に記載の情報処理装置。
- 25 18. 前記記録装置は、前記情報処理装置に内蔵されたハードディス クドライブであることを特徴とする請求の範囲第8項に記載の情報処

理装置。

15

20

19. ハードディスクドライブを内蔵するデジタル放送受信装置において、

所定のフォーマットのパケットで構成されるストリームを受信する 5 受信手段と、

前記受信手段により受信された前記ストリームを構成するパケットから、前記ハードディスクドライブに記録するパケットを抽出する抽出手段と、

前記抽出手段により抽出された前記パケットを記憶する記憶手段と 10 、

DMA転送を指示するコマンドを生成するためのコマンドバッファと、

前記コマンドバッファにおいて生成された前記コマンドに従って、 前記パケットを所定のデータ量のブロックとして、前記ハードディス クドライブに対してDMA転送する転送手段と

を有することを特徴とするデジタル放送受信装置。

- 20. 前記DMA転送を指示するコマンドは、前記記憶手段により記憶された前記パケットのデータ量が、所定の容量に達した場合に生成されることを特徴とする請求の範囲第19項に記載のデジタル放送受信装置。
- 21. 前記記憶手段は入力FIFOおよび出力FIFOから構成されることを特徴とする請求の範囲第19項に記載のデジタル放送受信装置。
- 22. 前記DMA転送を指示するコマンドは、前記入力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以上の場合に生成されることを特徴とする請求の範囲第21項に記載のデジタル放

10

送受信装置。

23. 前記DMA転送を指示するコマンドは、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合に生成されることを特徴とする請求の範囲第21項に記載のデジタル放送受信装置。

24. 前記情報処理装置は、さらに直前のブロックが記録されている前記記録装置内のアドレス、現在のブロックが記録される前記記録装置内のアドレス、または、直後のブロックが記録される前記記録装置内のアドレスのうち、少なくとも1つを含むアドレス情報を、前記パケットに付加する付加手段を有することを特徴とする請求の範囲第19項に記載のデジタル放送受信装置。

25. 前記記録装置は、前記情報処理装置に内蔵されたハードディスクドライブであることを特徴とする請求の範囲第19項に記載のデジタル放送受信装置。

15 26. ハードディスクドライブを内蔵するデジタル放送受信装置において、

所定のフォーマットのパケットで構成されるストリームを受信する 受信手段と、

前記受信手段により受信された前記ストリームを構成するパケット 20 から、前記ハードディスクドライブに記録するパケットを抽出する抽 出手段と、

前記抽出手段により抽出された前記パケットを記憶する記憶手段と

DMA転送用のアドレス情報を設定するためのコマンドバッファと 25 、

前記設定されたアドレス情報を前記記憶手段から読み出されたパケ



ットの所定データ量(ブロック)ごとに付加する付加手段とを有することを特徴とするデジタル放送受信装置。

- 27. 前記付加手段は、直前のブロックが記録されている前記記録装置内のアドレス、現在のブロックが記録される前記記録装置内のアド
- 5 レス、または、直後のブロックが記録される前記記録装置内のアドレスのうち、少なくとも1つを含むアドレス情報を、前記ブロックに付加することを特徴とする請求の範囲第26項に記載のデジタル放送受信装置。
- 28. 前記デジタル放送受信装置は、さらに前記設定されたDMA転 10 送用のアドレス情報を更新する更新手段を有することを特徴とする請 求の範囲第26項に記載のデジタル放送受信装置。
 - 29. 前記更新手段は、前記アドレス情報を自動設定するための内部カウンタを有することを特徴とする請求の範囲第28項に記載のデジタル放送受信装置。
- 15 30. 前記アドレス情報は、1ブロックのDMA転送が終了するごと に前記内部カウンタがカウントアップされ1ブロック分のアドレス情 報が設定されることを特徴とする請求の範囲第29項に記載のデジタ ル放送受信装置。
- 31. 前記更新手段は、前記記憶手段により記憶された前記パケット 20 のデータ量が、所定の容量に達した場合、前記DMA転送用のアドレ ス情報を更新することを特徴とする請求の範囲第28項に記載のデジ タル放送受信装置。
 - 32. 前記記憶手段は入力FIFOおよび出力FIFOから構成されることを特徴とする請求の範囲第26項に記載のデジタル放送受信装置。

25

33. 前記デジタル放送受信装置は、さらに前記設定されたDMA転



送用のアドレス情報を更新する更新手段を有することを特徴とする請求の範囲第32項に記載のデジタル放送受信装置。

- 34. 前記更新手段は、前記入力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以上の場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第33項に記載のデジタル放送受信装置。
- 35. 前記更新手段は、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第33項に記載のデジタル放送受信装置。
 - 36.前記記録装置は、前記情報処理装置に内蔵されたハードディスクドライブであることを特徴とする請求の範囲第26項に記載のデジタル放送受信装置。
- 37. 所定のフォーマットのパケットで構成されるストリームを受信 15 する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出手段により抽出された前記パケットを記憶する記憶ステップと、

20 コマンドバッファによってDMA転送を指示するコマンドを生成する生成ステップと、

前記生成ステップにおいて生成された前記コマンドに従って、前記パケットを所定のデータ量のブロックとして、前記記録装置に対して DMA転送する転送ステップと

- 25 を有することを特徴とする情報処理方法。
 - 38. 所定のフォーマットのパケットで構成されるストリームを受信

する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出ステップにより抽出された前記パケットを記憶する記憶ス 5 テップと、

コマンドバッファによってDMA転送用のアドレス情報を設定する 設定ステップと、

前記設定されたアドレス情報を前記記憶手段から読み出されたパケットの所定データ量(ブロック)ごとに付加する付加ステップと

10 を有することを特徴とする情報処理方法。

39. 所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

15 前記抽出手段により抽出された前記パケットを記憶する記憶ステップと、

コマンドバッファによってDMA転送を指示するコマンドを生成する生成ステップと、

前記生成ステップにおいて生成された前記コマンドに従って、前記 20 パケットを所定のデータ量のブロックとして、前記記録装置に対して DMA転送する転送ステップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが 記録されている記録媒体。

40. 所定のフォーマットのパケットで構成されるストリームを受信 25 する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケ

ットから、記録装置に記録するパケットを抽出する抽出ステップと、 前記抽出ステップにより抽出された前記パケットを記憶する記憶ス テップと、

コマンドバッファによってDMA転送用のアドレス情報を設定する 5 設定ステップと、

前記設定されたアドレス情報を前記記憶手段から読み出されたパケットの所定データ量(プロック)ごとに付加する付加ステップとを含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。

WO 01/44957 PCT/JP00/08892

補正書の請求の範囲

5

[2001年3月30日(30.03.01)国際事務局受理:出願当初の請求の範囲39及び40は取り下げられた;出願当初の請求の範囲24-38は補正された;他の請求の範囲は変更なし。(5頁)

- 23. 前記DMA転送を指示するコマンドは、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合に生成されることを特徴とする請求の範囲第21項に記載のデジタル放送受信装置。
- 24. (補正後) 前記情報処理装置は、さらに直前のブロックが記録されている前記ハードディスクドライブ内のアドレス、現在のブロックが記録される前記ハードディスクドライブ内のアドレス、または、直後のブロックが記録される前記ハードディスクドライブ内のアドレスのうち、少なくとも1つを含むアドレス情報を、前記パケットに付加する付加手段を有することを特徴とする請求の範囲第19項に記載のデジタル放送受信装置。
 - 25. (補正後) ハードディスクドライブを内蔵するデジタル放送受信装置において、
- 15 所定のフォーマットのパケットで構成されるストリームを受信する 受信手段と、

前記受信手段により受信された前記ストリームを構成するパケットから、前記ハードディスクドライブに記録するパケットを抽出する抽出手段と、

- 20 前記抽出手段により抽出された前記パケットを記憶する記憶手段と
 - DMA転送用のアドレス情報を設定するためのコマンドバッファと

前記設定されたアドレス情報を前記記憶手段から読み出されたパケ 25 ットの所定データ量(ブロック)ごとに付加する付加手段と を有することを特徴とするデジタル放送受信装置。

20

- 26. (補正後) 前記付加手段は、直前のブロックが記録されている前記ハードディスクドライブ内のアドレス、現在のブロックが記録される前記ハードディスクドライブ内のアドレス、または、直後のプロックが記録される前記ハードディスクドライブ内のアドレスのうち、
- 5 少なくとも1つを含むアドレス情報を、前記ブロックに付加すること を特徴とする請求の範囲第25項に記載のデジタル放送受信装置。
 - 27. (補正後) 前記デジタル放送受信装置は、さらに前記設定されたDMA転送用のアドレス情報を更新する更新手段を有することを特徴とする請求の範囲第25項に記載のデジタル放送受信装置。
- 10 28. (補正後)前記更新手段は、前記アドレス情報を自動設定する ための内部カウンタを有することを特徴とする請求の範囲第27項に 記載のデジタル放送受信装置。
 - 29. (補正後) 前記アドレス情報は、1ブロックのDMA転送が終 了するごとに前記内部カウンタがカウントアップされ1ブロック分の
- 15 アドレス情報が設定されることを特徴とする請求の範囲第28項に記載のデジタル放送受信装置。
 - 30. (補正後) 前記更新手段は、前記記憶手段により記憶された前記パケットのデータ量が、所定の容量に達した場合、前記DMA転送用のアドレス情報を更新することを特徴とする請求の範囲第27項に記載のデジタル放送受信装置。
 - 31. (補正後) 前記記憶手段は入力FIFOおよび出力FIFOから構成されることを特徴とする請求の範囲第25項に記載のデジタル放送受信装置。
- 32. (補正後) 前記デジタル放送受信装置は、さらに前記設定され たDMA転送用のアドレス情報を更新する更新手段を有することを特 徴とする請求の範囲第31項に記載のデジタル放送受信装置。

- 33. (補正後)前記更新手段は、前記入力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以上の場合、前記DMA 転送用のアドレス情報を更新することを特徴とする請求の範囲第32 項に記載のデジタル放送受信装置。
- 5 34. (補正後) 前記更新手段は、前記出力FIFOにおいて記憶された前記パケットのデータ量が、所定の容量以下の場合、前記DMA 転送用のアドレス情報を更新することを特徴とする請求の範囲第32 項に記載のデジタル放送受信装置。
- 3 5. (補正後) 所定のフォーマットのパケットで構成されるストリ 10 一ムを受信する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出手段により抽出された前記パケットを記憶する記憶ステップと、

15 コマンドバッファによってDMA転送を指示するコマンドを生成する生成ステップと、

前記生成ステップにおいて生成された前記コマンドに従って、前記パケットを所定のデータ量のブロックとして、前記記録装置に対して DMA転送する転送ステップと

- 20 を有することを特徴とする情報処理方法。
 - 36. (補正後) 所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

25 前記抽出ステップにより抽出された前記パケットを記憶する記憶ス テップと、 コマンドバッファによってDMA転送用のアドレス情報を設定する 設定ステップと、

前記設定されたアドレス情報を前記記憶手段から読み出されたパケットの所定データ量 (ブロック) ごとに付加する付加ステップと

5 を有することを特徴とする情報処理方法。

37. (補正後) 所定のフォーマットのパケットで構成されるストリームを受信する受信ステップと、

前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

10 前記抽出手段により抽出された前記パケットを記憶する記憶ステップと、

コマンドバッファによってDMA転送を指示するコマンドを生成する生成ステップと、

前記生成ステップにおいて生成された前記コマンドに従って、前記 15 パケットを所定のデータ量のブロックとして、前記記録装置に対して DMA転送する転送ステップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが 記録されている記録媒体。

38. (補正後) 所定のフォーマットのパケットで構成されるストリ 20 ームを受信する受信ステップと、


前記受信ステップにより受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出ステップにより抽出された前記パケットを記憶する記憶ステップと、


25 コマンドバッファによってDMA転送用のアドレス情報を設定する 設定ステップと、 前記設定されたアドレス情報を前記記憶手段から読み出されたパケットの所定データ量(ブロック)ごとに付加する付加ステップとを含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。


- 5 39. (削除)
 - 40. (削除)


IEEE1394 シリアルバス - 15 42 3 バス ハードディスクドライブ)16 ハードディスク コントローブ システムメモリ (FAT Gash) MVLink-IC PHY-1C ハードディスク制御部 SPU ハードディスク モニタヘ 30 ホストIF (DMA) - 29 コマンド 入出力バッファ 第1図 AVデコーダ Cntl & Status 出カトランスポートストリーム 23 コントローブ マイコン 出力FIFO 入力FIFO DEMUX 52 28 – | 再生トランスポート | ストリーム ~27 18 復号キー&制御 サイクルタイマ トランスミッタ スイッチ 受信トランスポートストリーム 11 アンテナ 31 56 22 デスクランブラ チューナ PIDパーサ 21


















第6図





第7図
















N:ネクストLBAアドレス C:カレントLBAアドレス P:プレビアスLBAアドレス

第11図





	-		۲	۲٦,												セット	真論理)	b4 b3 b2 b1	Į.	トアクセス時)		
レジスタ			代替ステータス	ドライブ・アドレス		エラー							ステータス		,	SRST:ソフトウェア・リセット	nlEN:割り込み許可(負論理)	b7 b6 b5	データ・バイトの(16ビット・アクセス時)	データ・バイト(8ピットアクセス時)		
1	ライト		デバイス・コントロール	使用しない		∓ —\$	フィーチャ	セクタ・カウント	セクタ・ナンバ	シリンダ・ロー	シリンダ・ハイ	デバイス/ヘッド	コマンド	1=7+-r H=*#-r		b2 b1 b0	SRST nIEN 0	b10 b9 b8				b2 b1 b0
	DA0		٦	Ξ		1	Ŧ		Ξ	_	I		н			b3	予約	b11	セス時)			р3
1)	DA1	トロール・ブロック・レジスタ	H	Н	7.4	٦	7	Ŧ	Ξ		ר	Ŧ	Ŧ	注1:CS0CS1-は自論理のため		p4	予約	b12	-タ・バイト1(16ビット・アクセス時)	使用しない(8ピットアクセス時)		b4
アドレス(注1)	DA2	ブロック・	Ξ	Н	ジク・レジ	٦	٦		_	Ŧ	Ξ	I	I	は自論		P 2	予約	b13	1(16	ビットアク		P2
14	CSO-	・ルーロ	н	H	ンド・ブロック・レジスタ	٦		7		T I	٦ -	L	7	30-CS1-		99	予約	b14	1.X4F	ない(8		99
	CS1-	力	_	_	ンマン	Ξ	Ξ	Ξ	I	I	Ξ	ェ	Ŧ	江:0		19	各	b15	デーク	使用	!	P2
						く 	亡 <u>了</u> 2									日屋の	<u>√</u>		2 <u>※</u>			
						班	77 T									4年1			無	•		1



シリンダ・ロー・レジスグ	b3	-	
ンダ・ロ・	42		
シリ	b5		
•	99		
	19		
	요		
	b1		
ላ ቃ	P2		
イ・レジ	P3		
シリンダ・ハイ・レジスタ	P 4	[구	
2	p 2	CHS ^E −	ST HV
	99	シリンダ番号(CHSモード)	BAF L(1 DAE _ L)
	b 7	シブ	, PA
	第12図√		

			2	シリンダ・ハイ・レジスタ	イ・フジ	44				-	3	3711,400-11,576		2.40		
												1	,	Š		
_	p2	99	b5	p4	b 3	b3 b2	ы	ያ	29	99	b 5	b4	ಚ	b2	b1	8
4	ジブ	ダ番号((CHSモード)	· 주												
	LBAE	→ (LB,	Aモード)													

67	P6	b 5	b4	b 3	b2	5	2
以		8	750	イット	ヘッド番号(CHSモード)	Sモード	_
	7	£ 4.7	חב	LBAĽ	LBAピット(LBAモード)	(イーナ)	

L :LBAモード選択

DBA:デバイス・アドレス


						į		
Ь7	99	P 2	P4	b 3	b2	b 1	29	
404	数							

・データ・リクエスト DRQ CORR IDX **P b**2 DRQ **63** :ビジー(アクセス禁止) **b4** 占 **p**2 DRDY **9**q BSY BSY

・インドックス核田 CORR:データ修正済み χQ DRDY:デバイス・レディ DF :デバイス・フォールト

:エラー発生 ERR ・デバイス・シーク・エラー DSC





符号の説明

- 1 CPU
- 15 ハードディスクドライブ
- 58 アービター
- 61 入力FIFO
- 62 出力FIFO
- 68 DMAコントローラ
- 82 コマンドセル
- 104 LBA決定部
- 105 ネクストコマンドバッファ
- 106 カレントコマンドバッファ
- 107 プレビアスコマンドバッファ